F ROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

2001160617

PUBLICATION DATE

12-06-01

APPLICATION DATE

12-10-00

APPLICATION NUMBER

2000312496

APPLICANT :

SAMSUNG ELECTRONICS CO LTD;

INVENTOR:

HORII HIDEKI;

INT.CL.

H01L 27/108 H01L 21/8242 C25D 5/02


C25D 7/12

TITLE

: METHOD OF MANUFACTURING

CAPACITOR OF SEMICONDUCTOR

MEMORY DEVICE BY USING ELECTROPLATING METHOD



DUPLICATE

ABSTRACT :

PROBLEM TO BE SOLVED: To provide a method of manufacturing the capacitor of a semiconductor memory device by using an electroplating method.

SOLUTION: A first interlayer insulating film 80 is formed on all the surface of a semiconductor substrate 50 on which a lower electrode elctrically connected to an impurity injection region is formed. Then, bit lines 82 are formed on the first interlayer insulating film 80, and then a second interlayer insulating film 84 is formed so as to cover the bit lines 82. In succession, a lower electrode seed layer and a plating mask layer are successively formed on the second interlayer insulating film, and a hole is formed by etching so as to expose the lower electrode pad 78. Then, the hole is filled with a conductive film 96 which is substantially on the same level with the upper surface of the lower electrode seed layer and formed through an electroplating process in which the lower electrode seed layer is used. Then, a residual plating mask layer and the lower electrode seed layer are removed to expose the side wall of the conductive film, by which the lower electrode 96' of a capacitor is formed.

COPYRIGHT: (C)2001, JPO

DUPLICATE

BEST AVAILABLE COPY

EV979440085

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-160617 (P2001-160617A)

(43)公開日 平成13年6月12日(2001.6.12)

| (51) Int.Cl. ⁷ | 識別記 | F I | | テーマコード(参考) |
|---------------------------|---------|---------|---------------|------------|
| HO1L | | C 2 5 D | 5/02 B | |
| | 21/8242 | | 7/12 | |
| C 2 5 D | 5/02 | H01L | 27/10 6 2 1 B | |
| | 7/12 | | | |

審査請求 未請求 請求項の数47 OL (全 20 頁)


| | | LI 1111111111 | |
|-------------|-----------------------------|---------------|----------------------|
| (21)出願番号 | 特願2000-312496(P2000-312496) | (71)出顧人 | 390019839 |
| | | | 三星電子株式会社 |
| (22)出願日 | 平成12年10月12日 (2000.10.12) | | 大韓民国京畿道水原市八達区梅攤洞416 |
| (SO) MINN | 7,700 | (72)発明者 | 堀井 秀樹 |
| (31)優先権主張番号 | 99P44593 | | 大韓民国京畿道水原市八達区仁溪洞319- |
| (32)優先日 | 平成11年10月14日(1999.10.14) | | 6番地 新盤浦アパート102棟1206号 |
| (33)優先権主張国 | 韓国(KR) | (74)代理人 | 100072349 |
| (31)優先権主張番号 | 00P1998 | | 弁理士 八田 幹雄 (外4名) |
| (32)優先日 | 平成12年1月17日(2000.1.17) | | |
| (33)優先權主張国 | 韓国(KR) | | |

(54) 【発明の名称】 電気メッキ方法を用いた半導体メモリ素子のキャパシタの製造方法

(37)【要約】

【課題】 電気メッキ方法を用いた半導体メモリ素子の キャパシタの製造方法を提供する。

【解決手段】 不純物注入領域と電気的に連結された下部電極パッド78が形成された半導体基板50の全面に、第1層間絶縁膜80を形成する。次いで第1層間絶縁膜上にビットライン82を形成した後、ビットラインを覆う第2層間絶縁膜84を形成する。続いて、第2層間絶縁膜上に下部電極用シード層とメッキマスク層を順次に形成し、触刻により下部電極パッドを露出させるホールを形成する。次いで、ホール内部を、下部電極用シード層の上部表面と実質的に同一なレベル上の導電膜96を下部電極用シード層を用いた電気メッキ工程を行って形成することにより充填する。次いで、残留するメッキマスク層と下部電極用シード層を除去して導電膜の側壁を露出させることによってキャパシタの下部電極96%を形成する。



YOUN - JERNATTA ... I >

【特許請求の範囲】

【請求項1】 半導体基板上に第1導電層を形成する段階と、

前記第1導電層上に第1絶縁層を形成する段階と、

前記第1 絶縁層と第1 導電層をパターニングして前記第 1 絶縁層にホールを形成して前記第1 導電層の側壁を露 出させるパターニング段階と、

前記第1導電層の露出された側壁を電気メッキシードと して用いて電気メッキを行って前記ホール内に第2導電 層を形成する電気メッキ段階と、

前記パターニングされた第2絶縁層と前記パターニングされた第1導電層の少なくとも一部を除去して電気メッキされた第2導電層を含む第1キャパシタ電極を形成する除去段階と、を含むことを特徴とする集積回路のキャパシタの製造方法。

【請求項2】 前記パターニング段階は、

前記第1 絶縁層と第1 導電層とを順次に選択的に触刻して前記半導体基板を露出させ、前記第1 導電層の側壁を露出させる段階を含むことを特徴とする請求項1 に記載の集積回路のキャパシタの製造方法。

【請求項3】 前記電気メッキ段階は、前記第1導電層の露出された両側壁を電気メッキシードとして用いて電気メッキを行って前記ホール内に第2導電層を形成する段階を含み、

前記除去段階は、前記第1導電層を全て除去する段階を含むことを特徴とする請求項2に記載の集積回のキャパシタの製造方法。

【請求項4】 前記除去段階の後、

前記第1キャパシタの電極上にキャパシタ誘電膜を形成 する段階と、

前記キャパシタの誘電膜上の前記第1キャパシタ電極の 反対側に第2キャパシタ電極を形成する段階とを含むこ とを特徴とする請求項3に記載の集積回路のキャパシタ の製造方法。

【請求項5】 前記除去段階の後、

前記第1キャパシタ電極上にキャパシタ誘電膜を形成する段階と、

前記キャパシタ誘電膜上に電気メッキシード層を形成する段階と、

電気メッキを行って前記電気メッキシード層上に第2キャパシタ電極を形成する段階とを含むことを特徴とする 請求項3に記載の集積回路のキャパシタの製造方法。

【請求項6】 (a)集積回路基板上に電極パッドを形成する段階と、

- (b)前記電極パッド上に第1層間絶縁膜を形成する段階と、
- (c)前記第1層間絶縁膜上に複数のビットラインを形成する段階と、
- (d) 前記複数のビットライン上にシード層を形成する 段階と、

- (e) 前記シード層上にメッキマスク層を形成する段階と、
- (f)前記メッキマスク層及びシード層を選択的に触刻して前記シード層の両側壁を露出させるホールを形成する段階と、
- (g)前記シードの露出された両側壁を電気メッキシードとして用いて電気メッキを行って前記ホール内に第1キャパシタ電極の少なくとも一部を形成する段階とを含むことを特徴とする半導体メモリ素子のキャパシタの製造方法。

【請求項7】 前記(f)の選択的触刻の段階は、前記メッキマスク層、シード層及び第1層間絶縁膜を順次に選択的に触刻して前記電極パッドを露出させる段階を含み、

前記(g)の電気メッキの段階を行う前に前記露出された電極パッド上に障壁物質膜を形成する段階を含むことを特徴とする請求項6に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項8】 前記障壁物質膜を形成する段階は、

前記ホールの内部及び前記電極パッド上に障壁物質膜を 蒸着する段階と、

前記障壁物質膜を触刻して前記シード層の両側壁を露出 させる段階とを含むことを特徴とする請求項7に記載の 半導体メモリ素子のキャパシタの製造方法。

【請求項9】 前記障壁物質膜及びシード層は相異なる物質よりなり、前記(g)の電気メッキの段階後にメッキマスク層及びシード層を除去して前記第1キャパシタ電極を露出させる段階を含むことを特徴とする請求項8に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項10】 前記(g)の電気メッキの段階の後、前記第1キャパシタ電極上にキャパシタ誘電膜を形成する段階と、

前記キャパシタの誘電膜上に第2キャパシタ電極を形成 する段階とを含むことを特徴とする請求項6~9のいず れか一つに記載の半導体メモリ素子のキャパシタ製造方 法。

【請求項11】 (a) 半導体基板上の活性領域と電気的に連結された導電領域が形成されている半導体基板上に下部電極用シード層を形成する段階と、

- (b) 前記シード層上にメッキマスク層を形成する段階と、
- (c)前記シード層及び前記メッキマスク層をパターニングしてキャパシタの下部電極が形成される領域を定義するシード層パターン及びメッキマスク層パターンを形成することによって、前記導電領域及び前記メッキマスク層パターンの側壁を露出させるホールを形成する段階と、
- (d) 前記ホールによって側壁が露出された前記シード 層パターンを用いて電気メッキ工程を行うことによっ て、前記ホールの内部に下部電極用導電膜を形成する段

階と、

(e) 前記導電膜の側壁が露出されるように前記メッキマスク層パターン及び前記下部電極用シード層パターンを除去することによってキャパシタの下部電極を形成する段階とを含むことを特徴とする半導体メモリ素子のキャパシタの製造方法。

【請求項12】 前記シード層は白金族金属膜、白金族金属酸化物膜、ペロブスカイト構造を有する導電性物質膜、導電性金属膜、金属シリサイド膜、金属窒化物膜またはこれらの組合よりなる多重膜で形成されることを特徴とする請求項11に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項13】 前記シード層はPt膜、Rh膜、Ru膜、Ir膜、Os膜、Pd膜、PtOx膜、RhOx膜、RhOx膜、RuOx膜、IrOx膜、OsOx膜、PdOx膜、CaRuO3膜、IrOx膜、OsOx膜、PdOx膜、CaRuO3膜、SrRuO3膜、BaRuO3膜、BaIrO3膜、CaIrO3膜、SrIrO3膜、BaIrO3膜、(La、Sr)CoO3膜、Cu膜、Al膜、Ta膜、Mo膜、W膜、Au膜、Ag膜、WSix膜、TiSix膜、CoSix膜、MoSix膜、TaSix膜、TiN膜、TaN膜、WN膜、TiSiN膜、TaAlN膜、TiBN膜、ZrAlN膜、TiBN膜、ZrAlN膜、MoSin膜、MoAlN膜、TaSiN膜、TaAlN膜、TiBN膜、TaSin膜、TaAlN膜、TiBN膜、TaSin膜、TaAlN膜、TiBN膜、TaSin膜、TaAlN膜、TiBN膜、TaSin膜、TaAlN膜、tin层、MoAlN膜、TaSin膜、TaAlN膜またはこれらの組合よりなる多重膜で形成されることを特徴とする請求項11に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項14】 前記メッキマスク層はBPSG膜、SOG膜、PSG膜、フォトレジスト膜、DLC膜、SiO、膜、SiN、膜、SiON、膜、TiO、膜、AlO、膜、AlN、膜またはこれらの組合よりなる多重膜で形成されることを特徴とする請求項11に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項15】 前記(d)段階は、

メッキ液としてPt、Ir、Ru、Rh、Os、Pd、Au、Ag、Co、Niまたはこれらの組合を含む金属 塩が溶解されたメッキ液を使用し、

陽極としてPt、Ir、Ru、Rh、Os、Pd、Au、Ag、Co、Niまたはこれらの組合よりなる合金を使用し、

陰極として前記シード層パターンを使用することを特徴とする請求項11に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項16】 前記メッキマスク層パターン及びシード層パターンは各々湿式または乾式蝕刻方法で除去されることを特徴とする請求項11に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項17】 前記メッキマスク層パターン及び下部 電極用シード層パターンは1回の湿式または乾式蝕刻工 程を行って除去することを特徴とする請求項11に記載 の半導体メモリ素子のキャパシタの製造方法。 【請求項18】 前記キャパシタの下部電極上に誘電膜を形成する段階と、

前記誘電膜上にキャパシタの上部電極を形成する段階を さらに含むことを特徴とする請求項11に記載の半導体 メモリ素子のキャパシタの製造方法。

【請求項19】 前記誘電膜は Ta_2O_5 膜、 $SrTiO_3$ 膜、 (Ba、Sr) TiO_3 膜、 $PbZrTiO_3$ 膜、 $SrBi_2Ta_2O_9$ 膜、 (Pb、La) (Zr、Ti) O_3 膜、 $Bi_4Ti_3O_{12}$ 膜またはこれらの組合よりなる 多重膜で形成することを特徴とする請求項18に記載の 半導体メモリ素子のキャパシタの製造方法。

【請求項20】 前記キャパシタの上部電極はCVD方法、スパッタリング方法、MOD方法またはPtコロイドのスピンコーティング方法で形成されることを特徴とする請求項18に記載の半導体メモリ素子のキャパシタの製造方法

【請求項21】 前記誘電膜上に上部電極用シード層を 形成する段階をさらに含み、

前記キャパシタの上部電極は前記上部電極用シード層を 用いた電気メッキ方法によって形成されることを特徴と する請求項28に記載の半導体メモリ素子のキャパシタ の製造方法。

【請求項22】 前記上部電極用シード層は白金族金属膜、白金族金属酸化物膜、ペロブスカイト構造を有する 導電性物質膜、導電性金属膜またはこれらの組合よりな る多重膜で形成されることを特徴とする請求項21に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項23】 前記キャパシタの上部電極の形成段階

メッキ液としてPt、Ir、Ru、Rh、Os、Pd、Au、Ag、Cu、Mo、Co、Ni、Zn、Cr、Feまたはこれらの組合を含む金属塩が溶解されたメッキ液を使用し、

陽極としてPt、Ir、Ru、Rh、Os、Pd、Au、Ag、Cu、Mo、Co、Ni、Zn、Cr、Feまたはこれらの合金を使用し、

陰極として前記上部電極用シード層を使用することを特 徴とする請求項21に記載の半導体メモリ素子のキャパ シタの製造方法。

【請求項24】 半導体基板上に蝕刻阻止膜を形成する 段階をさらに含み、

前記下部電極用シード層は前記蝕刻阻止膜上に形成され、

前記ホールは前記メッキマスク層、前記下部電極用シード層及び前記蝕刻阻止膜をパターニングすることによって形成することを特徴とする請求項11に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項25】 前記触刻阻止膜は Si_3N_4 膜、 Ta_2O_5 膜、 TiO_2 膜、 Al_2O_3 膜またはこれらの組合よりなる多重膜で形成されることを特徴とする請求項24に

記載の半導体メモリ素子のキャパシタの製造方法。

【請求項26】 (a) 半導体基板の活性領域上に導電物質よりなる下部電極パッドを形成する段階と、

- (b) 前記下部電極パッド上に第1層間絶縁膜を形成する段階と、
- (c) 前記第1層間絶縁膜上にビットラインを形成する 段階と、
- (d) 前記ビットライン上に第2層間絶縁膜を形成する 段階と、
- (e) 前記第2層間絶縁膜上に下部電極用シード層を形成する段階と、
- (f) 前記下部電極用シード層上にメッキマスク層を形成する段階と、
- (g)前記メッキマスク層、前記下部電極用シード層、前記第2層間絶縁膜及び前記第1層間絶縁膜を写真蝕刻工程でパターニングして前記下部電極パッドを露出させるホールを形成する段階と、
- (h) 前記ホール内部を導電膜として充填するが、少なくとも前記下部電極用シード層の上部表面と実質的に同一なレベル上に形成される導電膜は前記パターニングされた下部電極用シード層を用いた電気メッキ工程を行って形成する段階と、
- (i)前記パターニングされたメッキマスク層及び前記下部電極用シード層を除去して導電膜の側壁を露出させることによって、キャパシタの下部電極を形成する段階とを含むことを特徴とする半導体メモリ素子のキャパシタの製造方法。

【請求項27】 前記下部電極用シード層は白金族金属膜、白金族金属酸化物膜、ペロブスカイト構造を有する導電性物質膜、導電性金属膜、金属シリサイド膜、金属窒化物膜またはこれらの組合よりなる多重膜で形成されることを特徴とする請求項26に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項28】 前記(h)段階は、

前記ホールの底部に露出された前記下部電極パッド上に 導電性障壁膜を形成するが、前記ホールによって露出さ れた下部電極用シード層の側壁を覆わないように形成す る段階と、

前記パターニングされた下部電極用シード層を用いた電 気メッキ工程を行って前記障壁膜上に下部電極用導電膜 を形成する段階を含むことを特徴とする請求項26に記 載の半導体メモリ素子のキャパシタの製造方法。

【請求項29】 前記障壁膜を形成する段階は、

前記ホール内部及び前記メッキマスク層上に障壁物質を 形成する段階と、

前記障壁膜の上部を除去して前記パターニングされたメッキマスク層の上面を露出させる段階と、

前記ホール内の障壁物質を選択的に除去して前記パターニングされた下部電極用シード層の側壁を露出させる段階を含むことを特徴とする請求項28に記載の半導体メ

モリ素子のキャパシタの製造方法。

【請求項30】 前記障壁膜は金属シリサイド膜、金属 窒化物膜、ドーピングされたポリシリコン膜またはこれ らの組合よりなる多重膜で形成されることを特徴とする 請求項29に記載の半導体メモリ素子のキャパシタの製 造方法。

【請求項31】 前記電気メッキ工程は、

メッキ液としてPt、Ir、Ru、Rh、Os、Pd、Au、Ag、Co、Niまたはこれらの組合を含む金属 塩が溶解されたメッキ液を使用し、

ソース電極としてPt、Ir、Ru、Rh、Os、Pd、Au、Ag、Co、Niまたはこれらの合金を使用し、

陰極として前記パターニングされた下部電極用シード層を使用することを特徴とする請求項26に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項32】 前記(i)段階は、

前記パターニングされたメッキマスク層及び下部電極用シード層を湿式または乾式蝕刻工程を行って除去する段階であることを特徴とする請求項26に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項33】 前記(i)段階は、

前記パターニングされたメッキマスク層及び下部電極用シード層を1回の湿式または乾式触刻工程を行って除去する段階であることを特徴とする請求項26に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項34】 前記下部電極用シード層の形成前に前記第2層間絶縁膜上に蝕刻阻止膜を形成する段階をさらに含み、

前記下部電極用シード層は前記蝕刻阻止膜上に形成さ ゎ

前記ホール形成段階で前記蝕刻阻止膜もパターニングされることを特徴とする請求項26に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項35】 前記蝕刻阻止膜は Si_3N_4 膜、 Ta_2O_5 膜、 TiO_2 膜または Al_2O_3 膜よりなることを特徴とする請求項34に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項36】 前記(d)段階を進行する前に、

前記ビットラインの側壁及び上部表面上に前記第2層間 絶縁膜と触刻選択比を有する物質膜としてスペーサ及び キャッピング絶縁膜を各々形成する段階をさらに含み、 前記(g)段階は前記スペーサ及びキャッピング絶縁膜 によってマスキングされたビットラインによって自己整 合されたホールを形成する段階であることを特徴とする 請求項26に記載の半導体メモリ素子のキャパシタの製 造方法。

【請求項37】 前記(h)段階を進行する前に、 前記ホールによって露出された下部電極用シード層の側 壁に電気的に連結されるライナーシード層を前記ホール の底部に形成する段階をさらに含むことを特徴とする請求項26に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項38】 前記ライナーシード層の形成段階は、 前記パターニングされた下部電極用シード層の側壁上に 半球形シードを形成する段階と、

前記半球形シードを低温で反応性イオン蝕刻して半球形シードを構成する物質をホールの底部に再蒸着する段階とを含むことを特徴とする請求項37に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項39】 前記半球形シードの半径は前記ホール 幅の1/2未満であることを特徴とする請求項38に記 載の半導体メモリ素子のキャパシタの製造方法。

【請求項40】 前記半球形シードは前記導電膜と同種の物質膜よりなることを特徴とする請求項38に記載の 半導体メモリ素子のキャパシタの製造方法。

【請求項41】 前記ライナーシード層の形成段階は、 前記ホールの形成された半導体基板の全面を導電物質で ライニングする段階と、

前記導電物質を低温で反応性イオン蝕刻して前記ライナーシード層をスペーサの形に形成する段階とを含むことを特徴とする請求項37に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項42】 前記導電膜は前記下部電極用導電膜と同種の物質膜よりなることを特徴とする請求項41に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項43】 前記下部電極パッドを多重膜で形成することを特徴とする請求項37に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項44】 前記下部電極パッドの最上部層は導電性障壁膜からなるように前記下部電極パッドを形成することを特徴とする請求項43に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項45】 前記下部電極パッドは導電性ポリシリコン膜と金属窒化物膜が順次に積層された2重膜構造で形成することを特徴とする請求項44に記載の半導体メモリ素子のキャパシタの製造方法。

【請求項46】 前記下部電極パッドの最上部層は白金 族金属膜で、その下部には少なくとも1層の導電性障壁 膜が含まれるように前記下部電極パッドを形成し、

前記ライナーシード層は前記下部電極パッドの最上部層 の白金族金属膜を低温で反応性イオン触刻して形成する ことを特徴とする請求項43に記載の半導体メモリ素子 のキャパシタの製造方法。

【請求項47】 前記下部電極パッドの最上部層の白金族金属膜は前記下部電極用導電膜と同じ物質からなるように前記下部電極パッドを形成することを特徴とする請求項46に記載の半導体メモリ素子のキャパシタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体メモリ素子の 製造方法に係り、特に電気メッキ方法を用いて半導体メ モリ素子のキャパシタを製造する方法に関する。

[0002]

【従来の技術】最近、半導体メモリ素子の集積度が増加するにつれ、制限されたセル面積内でキャパシタの静電容量を増加させるための方法として、キャパシタの誘電膜を薄膜化してキャパシタの内部に形成される電場を強化させる方法と、キャパシタの下部電極の構造を立体化させてキャパシタの有効面積を増加させる方法などが提案されている。

【0003】しかし、前述したような方法を採用しても TiO_2 膜または SiO_2 膜のような通常の誘電膜をキャパシタの誘電膜として使用すれば1Gビット以上の集積 度を有する半導体メモリ素子では素子作動に必要な静電 容量を確保しにくい問題がある。従って、このような問題を解決するために(Ba、Sr) TiO_3 (BS T)、 $PbZrTiO_3$ (PZT)、(Pb、La)(Zr、Ti) O_3 (PLZT)のような強誘電膜また は高誘電膜としてキャパシタ誘電膜を形成しようとする 研究が活発に進行されている。

【0004】例えば、高誘電膜または強誘電膜をキャパシタ誘電膜として形成する従来の技術に係る半導体メモリ素子の製造方法によれば、まずドーピングされたポリシリコンよりなる下部電極のパッドを半導体基板上に形成された不純物注入領域上に形成する。その後、下部電極のパッドと電気的に連結する下部電極コンタクトを形成した後、前記下部電極コンタクト上にキャパシタの下部電極を形成する。それから、前記キャパシタの下部電極上に高誘電膜または強誘電膜よりなるキャパシタ誘電膜を形成し、前記キャパシタ誘電膜を結晶化して絶縁特性を強化させることによってキャパシタの静電容量の向上とキャパシタ漏れ電流の減少のために酸素雰囲気下の高温熱処理工程を行う。

【0005】ところが、前記高温熱処理工程は600℃ 乃至900℃の高温及び酸素雰囲気下で行われるため に、キャパシタの下部電極を一般の電極物質のドーピン グされたポリシリコンで形成する場合、前記高温熱処理 工程を行う過程でキャパシタの下部電極が酸化されてコ ンタクト抵抗が劣化したり、前記キャパシタの誘電膜と キャパシタの下部電極との間に金属シリサイド膜が形成 されるなどの問題が発生する。

【0006】このため、高誘電膜または強誘電を使用して半導体メモリ素子のキャパシタを製造する場合には、白金族元素またはその酸化物、例えばPt、Ir、Ru U 、Ru U 、Ir U 、U などを電極物質として使用することが一般的である。

【0007】従来の技術では、白金族金属を用いて下部 電極を形成するために、先に前記白金族金属よりなる導 電膜を形成した後、これを乾式蝕刻方法でパターニング して下部電極を形成した。

【0008】しかし、白金族金属よりなる導電膜は、乾式触刻方法で揮発性のあるガス状態への変換が困難であり、よって下部電極を単位セル別に分離しにくいことが知られている。従って、300nm以下の下部電極幅を有する半導体メモリ素子、特に4Gビット以上の集積度を有する半導体メモリ素子の製造時には乾式触刻方法によって下部電極を形成するのに限界があるため、乾式触刻方法以外の方法でキャパシタの下部電極を形成する方法が多様に提案されている。

【 O O O 9】従って、以下では電気メッキ方法を用いて キャパシタの下部電極を白金族金属で形成する従来の技 術について図面に基づいて詳しく説明する。

【0010】図1乃至図3は、Pも膜よりなるキャパシタの下部電極を、電気メッキ方法を用いて形成する方法を説明するための工程断面図である。

【0011】図1を参照すれば、電気メッキ方法を用いてキャパシタの下部電極を形成する従来の技術によれば、まず半導体基板10上の不純物注入領域(図示せず)上に導電性ポリシリコンよりなる下部電極パッド12を電気的に分離させる層間絶縁膜14を下部電極パッド12を電気的に分離させる層間絶縁膜14を下部電極パッド12を露出に形成する。次いで、前記層間絶縁膜14を写真蝕刻工程でパターニングして下部電極パッド12を露出させるホール16を形成した後、ホール16の底面、側壁及び層間絶縁膜14の上面に白金族金属よりなる下部電極の形態を定義するメッキマスク層パターン20をホール16の周りに形成する。

【0012】下部電極用シード層18とメッキマスク層 パターン20を形成した後には、電気メッキ方法を用い たキャパシタの下部電極形成工程が進行される。例え ば、Ptよりなるキャパシタの下部電極を形成するため には、まずPtを含む金属塩が溶解されたメッキ液(P lating solution) に半導体基板10を 浸けた状態で、パワーソース(power sourc e) 22の陰極は第1配線24を通して下部電極用シー ド層18に連結し、パワーソース22の陽極は第2配線 26を通してPtよりなるソース電極28に連結する。 すると、下部電極用シード層18上でPtが析出されて メッキマスク層パターン20の上部表面と実質的に同じ レベルにPt膜が形成される。その結果、点線を境界と してホール16の底部には下部電極コンタクト30が形 成され、下部電極コンタクト30上にはキャパシタ下部 電極32が形成される。

【0013】図2を参照すれば、電気メッキ方法を用いて下部電極コンタクト30及びキャパシタの下部電極3 2を形成した後、湿式触刻方法でメッキマスク層パター ン20を除去する。次いで、メッキマスク層パターン2 0の除去によって露出される層間絶縁膜14の上部表面 上の下部電極用シード層18を除去して下部電極32を 単位セル別に分離させる。

【0014】ところが、下部電極用シード層18がPtよりなる場合には、メッキマスク層パターン20の除去により露出された下部電極用シード層18を乾式触刻方法によって除去すべきである。しかし、Ptは乾式触刻方法を用いても揮発性のある気相化合物に変換させるに難点があるために、キャパシタの下部電極を単位セル別に分離しにくい。特に、デザインルールが0.15μm以下の半導体メモリ素子の製造においては、前記下部電極32の間で露出される下部電極用シード層18のピッチがさらに減少してキャパシタの下部電極を単位セル別に分離することもさらに難しくなる。

【0015】従って、このような問題を解決するために下部電極用シード層18を乾式触刻方法で揮発性のある気相化合物への変換が容易なRuで形成する方法が提案された。しかし、Ruで下部電極用シード層18を形成すればPtよりなる下部電極コンタクト30とノード分離後残留する下部電極用シード層18との間の界面でPtとRuの合金が形成され、後続するキャパシタ誘電膜の熱処理段階で問題が招かれる。これに対しては図3を参照して以下で説明する。

【0016】図3を参照すれば、ノード分離工程を行っ てキャパシタの下部電極32を単位セル別に分離させた 後、その結果物の全面に強誘電物質または高誘電物質よ りなる誘電膜33を形成する。次いで、誘電膜33の絶 縁特性を強化するために酸素雰囲気下で高温熱処理工程 (矢印参照)が進行される。ところが、ノード分離後残 留する下部電極用シード層18がRuの場合には、Ru よりなる下部電極用シード層18とPtよりなる下部電 極コンタクト30間の界面でPtとRuの合金が形成さ れ、合金内に含まれた元素のうち耐酸化性がPtより弱 いRuが誘電膜33の高温熱処理段階で酸化することに なる。このように、誘電膜33の高温熱処理段階でPt より大きな体積を有するRuの酸化物が生成されるとキ ャパシタ下部電極32の形状を変化させ、その結果、誘 電膜33に物理的ストレスを誘発してキャパシタ下部電 極32と誘電膜33と間の界面特性を劣化させることに なる。これにより、キャパシタの漏れ電流を増加させる という問題点がある。

[0017]

【発明が解決しようとする課題】本発明が解決しようとする技術的課題は、電気メッキ方法を使用してキャパシタの下部電極を形成しても電気メッキ工程で用いられた下部電極用シード層の除去が容易で、完成されたキャパシタには下部電極用シード層が残留しない半導体メモリ素子のキャパシタの製造方法を提供することである。

【0018】本発明が解決しようとする他の技術的課題

は、電気メッキ方法でキャパシタの下部電極を形成する 時、下部電極用シード層とキャパシタの下部電極とを相 異なる物質で形成する場合にもキャパシタの電気的特性 が下部電極用シード層によって劣化されることを防止し うる半導体メモリ素子のキャパシタの製造方法を提供す ることである。

【0019】本発明が解決しようとするさらに他の技術的課題は、キャパシタの下部電極を形成するための電気メッキ工程を行う前に、障壁物質よりなる下部電極コンタクトの形成が不要な半導体メモリ素子のキャパシタの製造方法を提供することである。

[0020]

【課題を解決するための手段】前記技術的課題を達成す るための本発明による電気メッキ方法を用いた半導体メ モリ素子の製造方法は、まず半導体基板上の活性領域と 電気的に連結された導電領域が形成されている半導体基 板上に下部電極用シード層を形成する。次いで、前記シ ード層上にメッキマスク層を形成する。次いで、前記シ ード層及び前記メッキマスク層をパターニングしてシー ド層パターン及びメッキマスク層パターンを形成するこ とによって、キャパシタの下部電極が形成される領域を 定義して前記導電領域を露出させるホールを形成する。 次いで、前記ホールによって側壁が露出された前記シー ド層パターンを用いて電気メッキ工程を行うことによっ て、前記ホールの内部に下部電極用導電膜を形成する。 その後、前記導電膜の側壁が露出されるように前記メッ キマスク層パターン及び前記下部電極用シード層パター ンを除去することによってキャパシタの下部電極を形成 する。その後、キャパシタの下部電極上にキャパシタ誘 電膜を形成し、キャパシタ誘電膜上にはキャパシタの上 部電極を形成する。

【0021】前記シード層は白金族金属膜、白金族金属 酸化物膜、ペロブスカイト構造を有する導電性物質膜、 導電性金属膜、金属シリサイド膜、金属窒化物膜または これらの組合よりなる多重膜で形成しうる。

【0022】前記メッキマスク層はBPSG(boro-phospho-silicate glass) 膜、SOG(spin-on-glass)膜、PSG(phospho-silicate-glass)膜、フォトレジスト膜、DLC(diamond like carbon)膜、SiOx膜、SiNx膜、SiONx膜、TiOx膜、AlOx膜、AlNx膜またはこれらの組合よりなる多重膜で形成しうる。

【0023】前記メッキマスク層パターン及びシード層パターンは各々湿式または乾式蝕刻工程を行って除去しうる。場合に応じて、前記メッキマスク層パターン及び下部電極用シード層パターンは1回の湿式または乾式蝕刻工程を行って除去することもできる。

【0024】前記下部電極用シード層を形成する前に蝕刻阻止膜を形成しうる。このような場合、前記下部電極

用シード層は前記蝕刻阻止膜上に形成され、前記ホールは前記メッキマスク層、前記下部電極用シード層及び前記触刻阻止膜をパターニングすることによって形成される。

【0025】前記キャパシタの上部電極は電気メッキ方法で形成しうる。

【0026】また、本発明による電気メッキ方法を用い た半導体メモリ素子のキャパシタの製造方法は、まず半 導体基板の活性領域上に導電物質よりなる下部電極パッ ドを形成した後、前記下部電極パッド上に第1層間絶縁 膜を形成する。次いで、前記第1層間絶縁膜上にビット ラインを形成し、ビットライン上には第2層間絶縁膜を 形成する。次いで、前記第2層間絶縁膜上に下部電極用 シード層を形成し、前記下部電極用シード層上にはメッ キマスク層を形成する。その後、前記メッキマスク層、 前記下部電極用シード層、前記第2層間絶縁膜及び前記 第1層間絶縁膜をパターニングして前記下部電極パッド を露出させるホールを形成する。次いで、前記ホールの 内部を導電膜として充填するが、少なくとも前記下部電 極用シード層の上部表面と実質的に同じレベル上の導電 膜はパターニングされた下部電極用シード層を用いた電 気メッキ工程を行って形成する。その後、パターニング された前記メッキマスク層及び前記下部電極用シード層 を除去して前記導電膜の側壁を露出させることによって キャパシタの下部電極を形成する。次いで、キャパシタ 下部電極上にキャパシタ誘電膜を形成し、キャパシタ誘 電膜上にはキャパシタ上部電極を形成する。

【0027】前記導電膜の形成段階は次の通り進行される。まず、前記ホールの底部で露出された前記下部電極パッド上に導電性障壁膜を形成するが、前記ホールによって露出された下部電極用シード層の側壁を覆わないように形成する。次いで、前記パターニングされた下部電極用シード層を用いた電気メッキ工程を行って前記障壁膜上に下部電極用導電膜を形成する。

【0028】前記障壁膜の形成段階は次のように進行される。まず、前記ホールの内部及びパターニングされた前記メッキマスク層上に障壁物質を形成する。次いで、前記障壁物質の上部を除去してパターニングされたメッキマスク層の上面を露出させる。引き続き、前記ホール内に形成されている障壁物質を選択的に除去してパターニングされた下部電極用シード層の側壁を露出させる。【0029】前記障壁膜は金属シリサイド膜、金属窒化物膜、ドーピングされたボリシリコン膜またはこれらの組合よりなる多重膜で形成しうる。

【0030】前記ホールの形成段階でパターニングされたメッキマスク層及び下部電極用シード層は、湿式または乾式蝕刻工程で除去しうる。場合に応じて、前記ホールの形成段階でパターニングされたメッキマスク層及び下部電極用シード層は1回の湿式蝕刻工程で除去することもできる。

【0031】前記下部電極用シード層の形成前に前記第 2層間絶縁膜上に蝕刻阻止膜をさらに形成しうる。

【0032】前記第2層間絶縁膜を形成する前に、前記 ビットラインの側壁及び上部表面上に前記第2層間絶縁 膜と触刻選択比のある物質膜としてスペーサ及びキャッ ピング絶縁膜を各々形成しうる。この場合、前記ホール は、スペーサ及びキャッピング絶縁膜としてマスキング されたビットラインによって自己整合(セルフアライ ン)させることができる。

【0033】前記導電膜をホール内に形成する前に、前 記ホールによって露出された下部電極用シード層の側壁 に電気的に連結するライナーシード層を前記ホールの底 部に形成する。

【0034】前記ライナーシード層の形成段階は次の通り進行される。まず、前記ホールによって露出された下部電極用シード層の側壁上に半球形シードを形成する。次いで、前記半球形シードを低温で反応性イオン蝕刻してホールの底部に再蒸着することによって、前記ライナーシード層を形成する。

【0035】前記ライナーシード層の形成段階は次の通り進行されることもできる。まず、前記ホールが形成された半導体基板の全面を導電膜でライニングする。その後、前記導電膜を低温で反応性イオン触刻して前記ライナーシード層をスペーサ形態に形成する。

【 0 0 3 6 】前記下部電極パッドは多重膜で形成するが、前記下部電極パッドの最上部層は導電性障壁膜からなるように形成する。

【0037】前記下部電極パッドは多重膜として形成するが、前記下部電極パッドの最上部層は白金族金属膜であり、その下部には少なくとも1層の導電性障壁膜が含まれるように形成することもできる。この際、前記ライナーシード層は前記下部電極パッドの最上部層の白金族金属膜を低温で反応性イオン蝕刻して形成することもできる。

【0038】本発明に係るキャパシタの製造方法を適用してキャパシタの下部電極を形成すれば、乾式蝕刻方法で下部電極を単位セル別に分離する時発生する従来の技術の問題点が解決される。また、本発明によれば、下部電極パッドを露出させるホールを形成する時マスキングされたビットラインを用いた自己整合技術を適用できるために1回の写真工程だけでも前記ホールを形成しうる。さらに、本発明によれば、下部電極を電気メッキ方法によって形成した後、下部電極用シード層パターンを簡単な方法によって完全に除去しうる。従って、キャパシタの電気的特性が、電気メッキ工程の実行後に残合する下部電極用シード層によって劣化されることを防止することができる。また、本発明によれば、下部電極と下部電極用シード層を必ずしも同じ物質で形成する必要はなく、必要に応じて自由に選択可能である。

[0039]

【発明の実施の形態】以下、添付した図面に基づいて本発明の望ましい実施形態を詳しく説明する。本発明の実施形態は多様な他の形に変形でき、本発明の範囲が後述する実施形態に限定されることではない。本発明の実施形態は当業者に本発明をさらに完全に説明するために提供されるものである。添付図面において、層または領域の厚さは明細書の明確性のために誇張されたものである。添付図面において同一な符号は同一な要素を示す。また、何れの層が他の層または基板の"上部"にあると記載された場合、前記何れの層が前記他の層または基板の上部に直接存在することもあり、その間に第3の層が介在されることもある。

【0040】まず、本発明に係る半導体メモリ素子のキャパシタの製造方法が具現されるレイアウトを図4に基づいて説明する。

【0041】図4を参照すれば、素子分離膜によって活性領域Aが定義されており、活性領域A上には2つのワードラインW/Lが通っている。ビットラインB/LはワードラインW/Lと層を別にし、ワードラインW/Lと垂直に通っている。活性領域A上に形成されるドレイン領域上にはビットラインコンタクトIがあり、活性領域A上に形成されたソース領域上には下部電極コンタクトIIがある。下部電極コンタクトII上には半導体メモリ素子のキャパシタの下部電極Cがある。

【0042】以下、添付した図面に基づいて本発明に係る実施形態を詳しく説明するに当って、図4のB-B'線の断面を参照して説明する。

【0043】<第1実施形態>図5乃至図10は本発明の第1実施形態に係る半導体メモリ素子のキャパシタの製造方法を示す工程断面図である。

【0044】図5を参照すれば、まず半導体基板50上に下部電極用シード層52を形成する。具体的に示さなかったが、前記半導体基板50は、例えば不純物の注入領域が形成されているシリコン基板、または上面にゲート電極、ビットラインのような膜構造物を含んでいるシリコン基板である。

【〇〇45】前記下部電極用シード層52は耐酸化性のある導電物質で形成することが望ましい。例えば、前記下部電極用シード層52は、白金族金属膜、白金族金属酸化物膜、ペロブスカイト構造を有する導電性物質膜、導電性金属膜、金属シリサイド膜、金属窒化物膜またはこれらの組合よりなる多重膜で形成する。前記白金族金属膜はPt膜、Rh膜、Ir膜、Os膜またはPd膜で、前記白金族金属酸化物膜はPtOx膜、RhOx膜、RuOx膜、IrOx膜、OsOx膜またはPdOx膜で、前記導電性ペロブスカイト構造を有する導電性物質膜はCaRuO3膜、SrRuO3膜、BaRuO3膜、BaSrRuO3膜、CaIrO3膜、SrIrO3膜、BaIrO3膜または(La、Sr)CoO3膜で、前記導電性金属膜はCu膜、AI膜、Ta膜、Mo膜、前記導電性金属膜はCu膜、AI膜、Ta膜、Mo膜、

W膜、Au膜またはAg膜で、前記金属シリサイド膜はWSi_x膜、TiSi_x膜、CoSi_x膜、MoSi_x膜またはTaSi_x膜であり、前記金属窒化水防止したTi N膜、TaN膜、WN膜、TiSiN膜、TiAIN 膜、TiBN膜、ZrSiN膜、ZrAIN膜、MoSiN膜、MoAIN膜、TaSiN膜またはTaAIN 膜である。

【0046】前記下部電極用シード層52は耐酸化性を有するだけでなく、湿式触刻方法または乾式触刻方法によって除去しやすい物質膜で形成することがさらに望ましい。なぜなら、下部電極用シード層52の一部は後続工程で湿式触刻方法または乾式触刻方法によって除去すべきであるからである。例えば、後続工程で下部電極用シード層52の一部を乾式触刻方法で除去する場合には下部電極用シード層52はRu膜で形成する。また、後続工程で下部電極用シード層52はCuまたはAgで形成する。

【0047】前記下部電極用シード層52はスパッタリング方法、化学気相蒸着方法、物理的蒸着方法、原子層蒸着方法またはレーザーアブレーションを使用して形成できるが、下部電極用シード層52を形成するための望ましい方法としては下部電極用シード層52を形成するための物質膜の種類に応じて換えることである。

【0048】例えば、前記下部電極用シード層52をRu膜で形成する時はスパッタリング方法を用いて形成することが望ましい。Ru膜よりなる下部電極用シード層52をスパッタリング方法で形成する時はDCスパッタリング装置を使用することができる。このとき、DCパワーは1,000W程度、Arガスの流量は20sccm程度、ウェーハの温度は200℃程度に設定してRu膜よりなる下部電極用シード層52が形成される。

【0049】前記下部電極用シード層52は約50~2 000Åの厚さに形成することが望ましい。例えば、下 部電極用シード層52をRu膜で形成する場合には下部 電極用シード層52を500Å程度の厚さに形成する。

【0050】前述したように下部電極用シード層52を形成した後、前記下部電極用シード層52上にメッキマスク層54を形成する。ここで、前記メッキマスク層54は後続の電気メッキ工程でメッキマスクとして使われるので不導体であることが要され、キャパシタの下下容を形成した後に乾式または湿式蝕刻方法によって容易に除去しなければならない。従って、前記メッキマスク層54はBPSG(boro-phospho-silicate glass)膜、SOG(spin-onglass)膜、PSG(phospho-silicate glass)膜、フォトレジスト膜、DLC(diamond like carbon)膜、SiOx膜、SiOx膜、SiOx膜、TiOx膜、AlOx膜、AlNx膜またはこれらの組合よりなる多重膜で形

成することが望ましい。

【0051】前記メッキマスク層54はスパッタリング方法、化学気相蒸着方法、物理的蒸着方法または原子層蒸着方法によって形成できるが、メッキマスク層54を形成するための望ましい方法はメッキマスク層54を形成するための物質膜の種類に応じて変わる。例えば、メッキマスク層54をシリコン酸化膜で形成する場合には化学気相蒸着方法で形成することが望ましい。

【0052】前記メッキマスク層54の厚さは形成しようとするキャパシタの下部電極の寸法によって決定される。例えば、1000Å程度の高さを有するキャパシタの下部電極を形成しようとする場合にはメッキマスク層54は1000Å程度の厚さに形成する。

【0053】図6を参照すれば、写真触刻工程を行って前記メッキマスク層54のうち下部電極形成予定領域上に形成されたメッキマスク層54部分と、その下の下部電極用シード層52を反応性イオン触刻(Reactive Ion Etching)方法によって選択的に除去することによって、メッキマスク層パターン54、及び下部電極用シード層パターン52、を形成する。この際、前記メッキマスク層パターン54、及び下部電極形シード層パターン52、によって前記半導体基板50上の導電領域56、即ち下部電極形成予定領域を露出させるホールH1が定義される。また、前記ホールH1の側壁には前記下部電極用シード層パターン52、の側壁が調出される。

【0054】図7を参照すれば、電気メッキ方法を使用して下部電極用導電膜66をホールH1内に形成する段階が進行される。即ち、パワーソース58の陰極は第1配線60を通して下部電極用シード層パターン52'に連結させてパワーソース58の陽極は第2配線62を通してソース電極64に連結する。この状態で、半導体基板50をメッキ液に浸けて電気メッキを行う。すると、ホールH1内部で露出された下部電極用シード層パターン52'の側壁でソース電極64と実質的に同種の金属が折出し始める。下部電極用シード層パターン52'の側壁で析出される金属よりなる下部電極用導電膜66は、形成しようとするキャパシタの下部電極の高さに対応する高さまでホールH1内に充填されることになる。例えば、下部電極用導電膜66はメッキマスク層パターン54'の上部表面と実質的に同一なレベルまで充填される

【0055】前記下部電極用導電膜66をP t 膜として形成する場合には亜硝酸アンモニウム白金溶液(amm on i u m p l a t i n u m n i t r i t e: P t $(NH_3)_2(NO_2)_2$)をメッキ液として使用し、白金電極をソース電極64として使用することが望ましい。この際、電気メッキの条件としてメッキ槽(p l a t i n g b a t h t u b)の温度は $70\sim90$ \mathbb{C} 、メッキ

液の濃度は8~12g/1、メッキ液のpHは0.8~4、メッキ液内の伝導塩硫酸の濃度は0.5~1.5g
-1、電流密度は0.1~2A/cm²とする。

【0056】前記下部電極用導電膜66をPt膜で形成する場合に前記メッキ液として塩化白金酸アンモニウム(ammonium chloroplatinate; $(NH_4)_2PtCl_6$)または塩化白金酸(chloroplatinic acid: H_2PtCl_6)を使用することもできる。

【0057】もちろん、メッキ液として白金の代わりに他の金属塩を含むメッキ液を使用すれば前記ホールH1内に前記金属塩に含まれた金属が充填される。前記メッキ液としてはPt、Ir、Ru、Rh、Os、Pd 、Au、Ag、Co、Ni またはこれらの組合を含む金属塩が溶解されたメッキ液を使用する。例えば、前記メッキ液として $(NH_4)_2$ $PtC1_6$ 、 H_2 $PtC1_6$ 、RuN $OC1_3$ 、 $RuC1_3$ 、 $IrC1_4$ 、 $(NH_4)_2$ $IrC1_6$ などを使用することもできる。

【0058】前記ソース電極64はPt、Ir、Ru、 Rh、Os、Pd、Au、Ag、Co、Ni、Wまたは これらの合金よりなることができる。

【0059】図8を参照すれば、前記メッキマスク層パターン54'を選択的に除去して前記下部電極用導電膜66の側壁を一部露出させる。例えば、前記メッキマスク層パターン54'が SiO_2 よりなる場合はHF溶液またはBOE (buffered oxide etchant)溶液を湿式触刻液として用いる湿式触刻方法でメッキマスク層パターン54'を除去する。

【0060】一方、前記下部電極用シード層パターン52'はメッキマスク層パターン54'を除去する過程で除去することもでき、別の工程で除去することもできる。例えば、前記下部電極用シード層パターン52'がPtまたはRuよりなる場合、これら物質はHF溶液またはBOE溶液に対して不溶性なので、前記メッキマスク層パターン54'の除去時、前記下部電極用シード層パターン52'は除去されずにそのまま残る。

【0061】図9を参照すれば、前記下部電極用シード層パターン52'を除去して前記下部電極用導電膜66の側壁を完全に露出させる。この際、下部電極用シード層パターン52'を構成している物質膜に応じて下部電極用シード層パターン52'の除去時、湿式蝕刻方法または乾式蝕刻方法を使用する。

【0062】例えば、下部電極用シード層パターン52、がRu膜で形成された場合には反応性イオン蝕刻方法を使用すれば他の白金族金属よりは相対的に容易にRuを揮発性のある気体化合物に変化させることができるために下部電極用シード層パターン52、を除去する。【0063】前記下部電極用シード層パターン52、が

CuまたはAgのようにHF溶液に溶解される物質より

なる場合にはメッキマスク層パターン54、及び下部電

極用シード層パターン52'をHFを用いた1回の湿式 蝕刻工程で一気に除去することもできる。

【0064】前述したようにメッキマスク層パターン54、及び下部電極用シード層パターン52、が除去されると、単位セル別に分離されたキャパシタ下部電極66、が形成される。

【0065】図10を参照すれば、キャパシタの下部電極66'が形成された結果物上にCVD方法またはスパッタリング方法で誘電物質を蒸着して誘電膜68を所定の厚さに形成する。誘電膜68の厚さは要求されるキャパシタの静電容量などを考慮して決定される。例えば、前記誘電膜68は20nmの厚さに形成できる。

【0066】前記誘電膜68は Ta_2O_5 膜、 $SrTiO_3$ (STO)膜、(Ba、Sr) TiO_3 (BST)膜、 $PbZrTiO_3$ (PZT)膜、 $SrBi_2Ta_2O_9$ (SBT)膜、(Pb、La)(Zr、Ti) O_3 (PLZT)膜、 $Bi_4Ti_3O_{12}$ 膜またはこれらの組合よりなる多重膜で形成する。

【0067】次いで、前記誘電膜68上にCVD方法またはスパッタリング方法で導電物質を蒸着してキャパシタの上部電極70を形成する。前記キャパシタ上部電極70は前記下部電極用シード層(図5の52参照)と実質的に同種の物質膜で形成する。

【0068】一方、MOD(Metal-Organic Deposition)方法を用いてPt薄膜を所定の厚さ、例えば約50nmの厚さに形成してキャパシタの上部電極70を形成することもできる。この際、スピンコーティング方法を用いてスピン回数及びPtMOD溶液(10%のPt-アセチルアセトネートと90%のエタノールの混合物)の濃度を調節してキャパシタの上部電極70として形成されるPt薄膜の厚さ及び膜質の密度を調節する。

【0069】前記上部電極70をPt膜で形成する場合、利用可能な他の方法としてコロイド(colloid)のスピンコーティング方法がある。この方法を用いる場合には、平均サイズが約30~50ÅのPtコロイドよりなる固形成分(solid content)がアルコール成分よりなる有機溶媒に約5重量%の濃度で均一に分散されているPtコロイド溶液を通常のスピンコーティング方法で約1000Åの厚さにコーティングする。次いで、約300~500℃における熱処理工程を約10分間行ってアルコール成分を揮発させた後、残っているPt薄膜を前記キャパシタの上部電極70として形成する。

【0070】<第2実施形態>図11は本発明の第2実施形態に係る半導体メモリ素子のキャパシタの製造方法を説明するための工程断面図である。

【0071】本発明に係る第2実施形態は上部電極7 0'を電気メッキ方法で形成することを除いては第1実 施形態と実質的に同一な工程段階が進行される。 【0072】さらに詳しく説明すれば、図5乃至図9を参照して説明した方法と実質的に同じ方法で半導体基板50上にキャパシタの下部電極66を形成する。次いで、図10と実質的に同じ方法を使用して誘電膜68を形成する。

【0073】引き続き、前記誘電膜68上にCVD方法 またはスパッタリング方法で上部電極用シード層72を 約50~10004の厚さに形成する。

【 0 0 7 4 】前記上部電極用シード層7 2 は第 1 実施形態の下部電極用シード層と実質的に同種の物質膜として形成する。

【0075】次いで、パワーソース58の陰極を第1配線60を通して前記上部電極用シード層72に連結し、陽極は第2配線62を通してソース電極64に連結した状態で、図7を参照して説明した電気メッキ方法と実質的に同一な方法を使用して上部電極用シード層72上にキャパシタ上部電極70°を所望の厚さに形成する。

【0076】キャパシタ上部電極70'を電気メッキ方法によって形成する時にはPt、Ir、Ru、Rh、Os、Pd、Au、Ag、Cu、Mo、Co、Ni、Zn、Cr、Feまたはこれらの組合を含む金属塩が溶解された溶液をメッキ液として使用する。また、キャパシタの上部電極70'を電気メッキ方法で形成する時には、Pt、Ir、Ru、Rh、Os、Pd、Au、Ag、Cu、Mo、Co、Ni、Zn、Cr、Feまたはこれらの合金をソース電極64として使用しうる。

【0077】前述したようにキャパシタ上部電極70′を電気メッキ方法で形成すれば、メッキによって形成される膜の段差が優秀なので半導体基板50の全面に形成されるキャパシタ上部電極70′を均一に形成することができる。また、電気メッキ方法によって形成されるキャパシタ上部電極70′を厚くすると、隣接したキャパシタの下部電極66間の空間が完全に充填されてキャパシタ上部電極の上面の平坦度が向上される。

【0078】<第3実施形態>図12乃至図17は本発明に係る半導体メモリ素子のキャパシタの製造方法に対する第3実施形態を示す工程断面図である。本発明に係る第3実施形態は半導体メモリ素子のキャパシタをCOB(capacitor over bitline)構造で形成する場合に本発明を適用した例である。しかし、本発明はCUB(capacitor under bitline)構造を有する半導体メモリ素子のキャパシタを形成する場合にも適用できる。

【0079】図12を参照すれば、本発明の第3実施形態に係る半導体メモリ素子のキャパシタの製造方法は、まず半導体基板50上に素子分離膜74を形成して活性領域と非活性領域を定義する。前記素子分離膜74はしのCOS(LOCal Oxidation of Silicon)方法またはトレンチ素子分離方法によって形成する。次いで、前記活性領域上にゲート電極(図

示せず)、ソース領域76及びドレイン領域(図示せず)で構成された電界効果トランジスタを形成する。次いで、前記ソース領域76上に下部電極パッド78を形成した後、半導体基板50の全面に酸化膜よりなる第1層間絶縁膜80を形成して隣接する下部電極パッド78を電気的に分離させる。

【0080】また、前記下部電極パッド78は導電性ポリシリコンだけの単一膜で形成することもでき、2重膜以上の多重膜で形成することもできる。前記下部電極パッド78を多重膜として形成する場合には次の順序通り積層された構造で形成しうる。

【0081】具体的には、前記下部電極パッド78は多重膜として形成するが、最上部膜は障壁膜よりなるように形成することもできる。例えば、前記下部電極パッド78を2重膜として形成する場合には導電性ポリシリコン膜、障壁膜が順次に積層された構造で形成しうる。ここで、障壁膜はTiN膜、TaN膜、WN膜、TiSiN膜、TiAIN膜、TiBN膜、ZrSiN膜、ZrAIN膜、MoSiN膜、MoAIN膜、TaSiN膜またはTaAIN膜である。

【0082】または、前記下部電極パッド78は最上部膜が白金族金属膜よりなり、前記白金族金属膜の下部には少なくとも1層の障壁膜が挿入されるように形成しうる。例えば、前記下部電極パッド78を3重膜として形成する場合には導電性ポリシリコン膜、障壁膜、白金族金属膜が順次に積層された構造で形成される。ここで、前記障壁膜はTiN膜、TaN膜、WN膜、TiSiN膜、TiAIN膜、TiBN膜、ZrSiN膜、ZrAIN膜、MoSiN膜、MoAIN膜、TaSiN膜またはTaAIN膜で、前記白金族金属膜はPt膜、Rh膜、Ru膜、Ir膜、Os膜またはPd膜である。

【0083】前述したように下部電極パッド78を多重 膜として形成する場合に創出される技術的効果について は後述する。

【0084】引き続き、前記第1層間絶縁膜80上にビットライン82を形成し、酸化膜よりなり、ビットライン82を覆う第2層間絶縁膜84を半導体基板50の全面に形成する。前記ビットライン82の側壁及び上部表面上には第2層間絶縁膜84と触刻選択比のある絶縁膜、例えば窒化膜よりなるスペーサSとキャッピング絶縁膜Cを各々形成する。この場合、後続工程でキャパシタの下部電極が形成されるホールを形成する時、ホールをビットライン82によって自己整合させることができる。

【0085】引き続き、前記第2層間絶縁膜84上に触刻阻止膜86を形成する。前記触刻阻止膜86は前記第2層間絶縁膜84を構成する物質膜に対して高触刻選択比を有する物質膜として形成することが望ましい。例えば、前記触刻阻止膜は Si_3N_4 膜、 TiO_2 膜、 Ta_2 2 O_5 膜、または Al_2O_3 膜として形成しうる。

【0086】前記触刻阻止膜86は後続する触刻工程で 触刻阻止膜86の下部膜、例えば第2層間絶縁膜84の 触刻を防止するために形成するものであるため、後続す る触刻工程で使用する触刻液が触刻阻止膜の下部膜を損 傷させる恐れのない場合には前記触刻阻止膜86の形成 段階は省略できる。

【0087】前記蝕刻阻止膜86上には導電性のある下部電極用シード層88を、下部電極用シード層88上にはメッキマスク層90を各々形成する。

【0088】前記下部電極用シード層88及びメッキマ スク層90として形成しうる物質膜の種類、厚さ及び製 造方法は、前記第1実施形態の下部電極用シード層及び メッキマスク層として形成できる物質膜の種類、厚さ及 び製造方法と実質的に同一である。例えば、下部電極用 シード層88の一部は後続工程で湿式蝕刻方法または乾 式蝕刻方法によって除去されるので、湿式蝕刻方法また は乾式蝕刻方法によって除去しやすい物質膜として形成 する。具体的に、後続工程で下部電極用シード層88の 一部を湿式蝕刻方法を使用して除去する場合、下部電極 用シード層88はCu膜またはAg膜で形成する。そし て、後続工程で下部電極用シード層88の一部を乾式蝕 刻方法で除去する場合、下部電極用シード層88はRu 膜で形成する。一方、前記メッキマスク層90はSiO 。膜で形成する。このように、下部電極用シード層88 及びメッキマスク層90を形成する場合に誘発される工 程上の利点に対しては前記第1実施形態で詳しく説明し たので略す。

【0089】図13を参照すれば、写真工程を行ってメ ッキマスク層90上に感光膜パターン92を形成するこ とによってキャパシタの下部電極が形成されるホールH 2の幅を定義する。次いで、感光膜パターン92を触刻 マスクとして用いる反応性イオン蝕刻方法を使用してメ ッキマスク層90、下部電極用シード層88及び触刻阻 止膜86を選択的に除去してメッキマスク層パターン9 0 a 、下部電極用シード層パターン88 a 及び蝕刻阻止 膜パターン818を形成する。引き続き、前記感光膜パ ターン92を触刻マスクとして用いる反応性イオン触刻 方法で蝕刻阻止膜パターン818によって露出される第 2層間絶縁膜84とその下の第1層間絶縁膜80を順次 にさらに蝕刻することによって下部電極パッド78を露 出させるホールH2を形成する。下部電極パッド78を 露出させるホールH2が形成されると下部電極用シード 層パターン88aの側壁が露出される。

【0090】一方、ビットライン82の側壁及び上部表面上に第2層間絶縁膜84と触刻選択比のあるスペーサ Sとキャッピング絶縁膜Cが形成されている場合には、前記ホールH2の形成段階で自己整合技術を適用する。 換言すれば、反応性イオン触刻方法を使用してホールH2を形成する時スペーサSとキャッピング絶縁膜Cを触刻阻止膜として使用できるので、下部電極パッド78の

上部表面を露出させるホールH2がビットライン82によって自己整合される。このように、前記ホールH2を形成する過程で自己整合技術が適用できれば、前記感光膜パターン92を形成する写真工程で整合マージンを高められる。

【0091】図14を参照すれば、メッキマスク層パターン90a上に形成された感光膜パターン92を除去する。次いで、前記ホールH2の内部及びメッキマスク層パターン90a上に障壁物質(図示せず)を蒸着する。次いで、蒸着された障壁物質を平坦化してメッキマスク層パターン90aの上部表面を露出させた後、下部電極用シード層パターン88aの側壁が露出されるまでホールH2の内部に形成された障壁物質を反応性イオン蝕刻方法で選択的に除去して障壁膜94を形成する。

【0092】例えば、障壁物質としてTiNを段差特性 に優れたCVD方法または原子層蒸着方法で前記ホール H2の内部及びメッキマスク層パターン90a上に蒸着 する。次いで、CMP (Chemical Mecha nical Polishing)方法で蒸着されたT iNを除去してメッキマスク層パターン90aの上部表 面を露出させ、反応性イオン蝕刻方法でホールH2内に 蒸着されたTiNを選択的に除去して下部電極用シード 層パターン88aの側壁を露出させる。すると、下部電 極パッド78に電気的に連結され、前記ホールH2の下 部を充填させる前記障壁膜94が形成される。前記障壁 膜94は後続工程で障壁膜94上に形成されるキャパシ タの下部電極を構成する物質が下部電極パッド78に拡 散されることを防止してコンタクト抵抗を安定的に確保 することができる。また、障壁膜94はキャパシタの下 部電極と下部電極パッド78との間で接着層の役割をす ることになる。

【0093】前記障壁膜94はTiN膜だけで形成することではない。前記障壁膜94は金属シリサイド膜、金属窒化物膜、ドーピングされたポリシリコン膜またはこれらの組合よりなる多重膜として形成しうる。ここで、前記金属シリサイド膜はWSix膜、TiSix膜、CoSix膜、MoSix膜またはTaSix膜で、前記金属窒化物膜はTiN膜、TaN膜、WN膜、TiSiN膜、TiAlN膜、TiBN膜、ZrSiN膜、ZrAlN膜、MoSiN膜、MoAlN膜、TaSiN膜またはTaAlN膜で有り得る。

【0094】図15を参照すれば、前記第1実施形態と実質的に同一に電気メッキ工程を行って障壁膜94上に下部電極用導電膜96を形成する。換言すれば、半導体基板50を金属塩の溶解されたメッキ液に浸けた状態でパワーソース58の陰極は第1配線60を通して下部電極シード層パターン88aに連結し、パワーソース58の陽極は第2配線62を通してソース電極64に連結する。すると、下部電極用シード層パターン88aの側壁で下部電極用導電膜96が析出し始めてホールH2の内

部が下部電極用導電膜96として充填されることになる。この際、メッキ液として用いられる溶液の種類、ソース電極として用いられる物質膜の種類及び電気メッキ工程の工程条件は前記第1実施形態の場合と実質的に同一である。

【0095】一方、前述したように下部電極パッド78は導電性ポリシリコンよりなる単一膜のみで形成することではなく、多重膜として形成することもできる。特に、下部電極パッド78を導電性ポリシリコン膜へ障壁膜で形成した場合、または障電性ポリシリコン膜へ障壁膜へ自金族金属膜が順次に積層された3重膜で形成した場合にはホールH2の底部に障壁膜94を形成しない状態で電気メッキ工程を行ってたれる。換言すれば、下部電極パッド78が少なくても1層の障壁膜を含む多重膜で形成されているために、別の障壁膜94をホールH2の底部に形成する必要がなくなる。これにより、ホールH2の底部に障壁膜94を形成する工程段階を省ける。

【0096】図16を参照すれば、前記第1実施形態の 場合と実質的に同一な方法で前記メッキマスク層パター ン90 a及び下部電極用シード層パターン88 aを除去 する。例えば、前記メッキマスク層パターン90aをS i O2で形成し、前記下部電極用シード層パターン88 aをCuまたはAgで形成した場合には、HF溶液を湿 式蝕刻液として使用する湿式蝕刻工程でメッキマスク層 パターン90a及び下部電極用シード層パターン88a を同時に除去することができる。また、前記メッキマス ク層パターン90aをSiО₂で形成し、前記下部電極 用シード層パターン88aをRuで形成した場合には、 メッキマスク層パターン90aはHF溶液またはBOE 溶液を蝕刻液として使用する湿式蝕刻工程で除去し、下 部電極用シード層パターン88aは反応性イオン蝕刻方 法で除去する。この際、下部電極用シード層パターン8 8aの直下方には蝕刻阻止膜パターン818が形成され ているために、湿式蝕刻工程及び/または乾式蝕刻工程 を行ってメッキマスク層パターン90a及び/または下 部電極用シード層パターン88aを除去する過程におけ る第2層間絶縁膜84の蝕刻を防止することができる。 特に、蝕刻阻止膜パターン818がTiО₂膜よりなる 場合には蝕刻阻止膜パターン818の下部に形成されて いる物質膜、例えば第2層間絶縁膜84の触刻がさらに 効率よく防止される。

【0097】前述したようにメッキマスク層パターン90a及び下部電極用シード層パターン88aが第除去されて下部電極用導電膜96の側壁が露出されることによってキャパシタの下部電極96′が形成される。

【0098】図17を参照すれば、キャパシタの下部電極96′上に誘電膜98を形成し、誘電膜上にはキャパシタの上部電極100を形成する。誘電膜98及びキャ

パシタ上部電極100を構成しうる物質膜の種類、厚さ及び製造方法は第1実施形態の場合と実質的に同一である。例えば、キャパシタの上部電極100は図10のようにCVD方法、スパッタリング方法またはMOD方法によって形成することもでき、図11のように上部電極用シード層72を用いた電気メッキ方法で形成することもできる。

【0099】本発明の第3実施形態によれば、ホールH 2がビットライン82によって自己整合されるように形成することができる。このような場合、障壁膜94とキャパシタの下部電極96'間にミスアラインが発生するのを防止することができる。

【0100】また、キャパシタの下部電極96'を電気メッキ方法で形成する時、下部電極用シード層パターン88aの側壁から下部電極用導電膜96を析出させるためにホールH2内にボイドが形成されることを防止しうる。さらに、キャパシタの下部電極96が形成された後には下部電極用シード層パターン88aを完全に除去できるために、下部電極用シード層パターン88aによる半導体メモリ素子の素子特性劣化を防止することができる。

【0101】<第4実施形態>図18乃至図21を参照して説明する本発明に係る第4実施形態は下部電極パッドPを少なくとも1層の障壁膜104を含む多重膜として形成する点及び電気メッキ工程を行う前に下部電極用シード層パターン88aの側壁と電気的に連結するライナーシード層しをさらに形成するという点を除いては、前記第3実施形態の場合と実質的に同一に進行する。

【0102】図18を参照すれば、半導体基板50上の不純物注入領域、例えばソース領域76上に多重膜よりなる下部電極パッドPを形成する。前記下部電極パッドPは少なくとも金属窒化物よりなる障壁膜を含むように形成することが望ましい。なぜなら、本発明に係る第4実施形態は下部電極パッドPを障壁膜を含むように形成することによって、第3実施形態における障壁膜(図17の94参照)の形成段階を省くために案出されたのであるからである。例えば、下部電極パッドPは、図18に示されたように、導電性ポリシリコン膜102及び障壁膜104が順次に積層された2重膜構造として形成しうる。前記障壁膜104は図17に示された障壁膜94と実質的に同種の物質膜として形成しうる。例えば、障壁膜104はTiN膜として形成する。

【0103】前述したように下部電極パッド Pを少なくとも1層の障壁膜104を含むように形成した後、前記第3実施形態と実質的に同一な工程段階を進行して下部電極パッド Pの上部表面を露出させるホール H3を形成する。次いで、ホール H3の側壁に露出された下部電極用シード層パターン88aの側壁と電気的に連結するライナーシード層しを形成する。

【0104】前記ライナーシード層しは下部電極用シー

ド層パターン88aを形成できる物質と実質的に同一な 物質で形成する。しかし、後続の電気メッキ工程によっ てホール H 3内に埋め立てられる下部電極用導電膜(図 20の109参照)と同じ物質として形成することが望 ましい。また、前記ライナーシード層しは下部電極用シ ード層パターン88aを構成する物質とは異なる物質で 形成することが望ましい。例えば、後続工程でホールH 3内に埋め立てられる下部電極用導電膜(図20の10 9参照)がPt膜の場合には、前記ライナーシード層し をPt膜で形成することが望ましい。このように、後続 工程でホールH3の内部に形成される下部電極用導電膜 (図20の109参照)と前記ライナーシード層しを同 一な物質で形成すれば、後続工程でキャパシタ誘電膜の 絶縁特性強化のために酸素雰囲気下の熱処理工程を行う 過程でライナーシード層しが酸化されることによって前 記下部電極用導電膜(図20の109参照)とライナー シードし間の界面に物理的なストレスが誘発されること をさらに緩和することができる。もちろん、後続工程で 前記ホールH3内に形成される下部電極用導電膜(図2 0の109参照)とは異なる物質でライナーシード層し を形成する場合に、必ず前記下部電極用導電膜(図20 の109参照)と前記ライナーシード層しの界面に物理 的ストレスが誘発されることはない。例えば、後続工程 で前記ホールH3内に形成される下部電極用導電膜(図 20の109参照)と前記ライナーシード層しを相異な る物質として形成しようとする場合には、前記下部電極 用導電膜 (図20の109参照) と前記ライナーシード 層し間の界面に物理的ストレスを誘発しない物質膜とし てライナーシード層しを形成すればよい。このようなラ イナーシード層しの形成における物質膜の選択は本発明 の属する技術分野において当業者が本発明に係る第4実 施形態を認識することになれば容易になされる。

【0105】以下、図19を参照してライナーシード層を形成する方法について具体的に説明する。

【0106】図19を参照すれば、ライナーシード層しを形成するための一方法は、まず下部電極用シード層パターン88aを用いた電気メッキ工程を行ってホールH3の側壁に露出された下部電極用シード層パターン88a上に半球形シード106を形成する。ここで、前記半球形シード106を形成するための電気メッキ工程は第3実施形態の電気メッキ工程と実質的に同一に行える。換言すれば、パワーソース58の陰極は第1配線60を通して前記下部電極用シード層パターン88aと連結され、パワーソース58の陽極は第2配線62を通してソース電極64に連結され後、半導体基板50をメッキ液に浸けた状態で電気メッキ工程を行えばよい。

【0107】前記半球形シード106をPtで形成する場合、電気メッキ工程で使用するメッキ液の種類、ソース電極64の種類及びメッキ条件は前記第3実施形態の場合と実質的に同一である。但し、前記半球形シード1

06は化学的に非常に安定して揮発性のない物質ですることがさらに望ましい。

【0108】前記半球形シード106を形成するに当って、半球形シード106の半径がホールH3幅の1/2未満になるように形成することが望ましい。換言すれば、半球形シード106を形成する時、ホールH3が前記下部電極用シード層パターン88aの近傍で半球形シード106によって閉鎖されないように形成することが望ましい。このように、前記半球形シード106の形成において、前記半球形シード106の半径がホールH3幅の1/2未満の場合が望ましい理由については後述する。

【0109】前述したように半球形シード106を形成した後、半球形シード106を選択的に触刻しうる低温反応性イオン触刻方法、例えば低温アルゴン触刻方法で半球形シード106を物理的に触刻する。この際、低温反応性イオン触刻工程が進行される反応チャンバの温度は0~50℃であることが望ましい。

【0110】前述したように低温反応性イオン触刻方法で半球形シード106を触刻すれば、半球形シード106を構成する物質が選択的に触刻されると同時にホールH3の底部に再蒸着されて図18のライナーシード層しが形成される。特に、半球形シード106をPtのような化学的に安定した白金族金属で形成した場合には前述したような再蒸着現象が目立つ。なぜなら、白金族金属は化学的に安定して低温アルゴン触刻方法のような低温反応性イオン触刻方法を進行しても揮発性のある気状の化合物に容易に変換されないからである。

【0111】一方、前記半球形シード106を形成するに当たって、半球形シード106の半径はホールH3幅の1/2未満の場合が望ましいということは既に説明したことがある。これは半球形シード106を反応性イオン蝕刻してライナーシード層しを形成する段階と関連する。換言すれば、半球形シード106を形成するに当って、半球形シード106の半径を1/2以上に形成すれば、前記反応性イオン蝕刻段階でライナーシード層しをホールH3の底部の側壁に形成できず、ホールH3の上部側壁に形成されることになる。このように、ライナーシード層しがホールH3の上部に形成される場合には後続の電気メッキ工程でホールH3内部にボイドが誘発される可能性が増加することになる。

【0112】図18に示されたようなライナーシード層しを形成するためにスペーサの製造方法を用いることもできる(図示せず)。即ち、先にホールH3の側壁、底面及びメッキマスク層パターン90a上に導電膜を形成した後、反応性イオン蝕刻方法で導電膜を選択的に蝕刻してスペーサ形態にライナーシード層しを形成する。ここで、前記導電膜は前記第3実施形態の下部電極用シード層パターン88aと実質的に同一な物質膜として形成でき、特に後続工程でホールH3内に形成される下部電

極用導電膜(図20の109参照)と同様な物質で形成 することが望ましい。その理由については半球形シード 106の形成段階で詳しく説明した。

【0113】P t 膜よりなるスペーサ形態のライナーシ ード層しを形成する場合には、ホールH3の内部及びメ ッキマスク層パターン90aの上部表面上にPt膜を蒸 着する。

【0114】前記ライナーシード層しの形成のための導 電膜は化学気相蒸着方法、原子層蒸着方法、スパッタリ ング方法またはレーザーアブレーションを用いて形成す る、前記導電膜を形成するための具体的な方法の選択は **導電膜として形成しようとする物質膜の種類に応じて変** わる。例えば、導電膜をPt膜として形成する場合には スパッタリング方法で形成することが望ましい。また、 スパッタリング方法で前記導電膜を形成する時には通常 のスパッタリング装備を使用することもできるが、ホー ルH3の縦横比が臨界値以上に大きい場合にはLTS (Long Through Sputtering) 装備を使用することが望ましい。

【0115】前記導電膜の形成厚さはホールH3の幅、 及びスペーサの製造方法によって形成しようとするライ ナーシード層しの厚さなどを考慮して決定する。例え ば、前記導電膜は100mmほど蒸着する。本発明者の 実験によれば、前記導電膜をLTS装置を用いてPt膜 として形成する場合に、LTS装置のDCパワーは10 kW程度とすることができ、Arの流量は5sccm程 度とすることができ、半導体基板の温度は300℃程度 とすることができる。

【0116】次いで、反応性イオン蝕刻方法、例えば低 温アルゴン蝕刻方法で半導体基板50の全面に蒸着され た導電膜を異方性蝕刻すれば、スペーサ形態のライナー シード層しが形成される。

- 【0117】図20を参照すれば、前記下部電極用シー ド層パターン88a及びライナーシード層しを用いた電 気メッキ工程を行う。ここで、電気メッキ工程は前記第 形成するために行う電気メッキ工程と実質的に同一であ る。換言すれば、パワーソース58の陰極は第1配線6 ○を通して前記下部電極用シード層パターン88aと連 結され、パワーソース58の陽極は第2配線62を通し てソース電極64に連結された後、半導体基板50をメ ッキ液に浸けた状態で前記電気メッキ工程を行う。する と、ライナーシード層L上で下部電極用導電膜109が 析出し始め、結果的に形成しようとするキャパシタの下 部電極の寸法に対応する高さまで前記ホールH3の内部 を下部電極用導電膜109が次第に充填することになる (点線参照)。

【0118】図21を参照すれば、メッキマスク層パタ ーン90a及び下部電極用シード層パターン88aの除 去段階を前記第3実施形態と実質的に同一に進行してキ

ャパシタの下部電極109)を形成する。特に、下部電 極用導電膜109とライナーシード層しが同一な物質、 例えばPtよりなる場合にはメッキマスク層パターン9 0 a及び下部電極用シード層パターン88aの除去段階 でライナーシード層しが蝕刻されることを防止する。例 えば、下部電極用シード層パターン88aがAgまたは Cuからなり、下部電極用導電膜109及びライナーシ ード層LがPtよりなる場合には、HF溶液を蝕刻液と して用いる湿式蝕刻方法を使用してメッキマスク層パタ ーン90a及び下部電極用シード層パターン88aを除 去しても下部電極用導電膜109及びライナーシード層 しが蝕刻されない。

【0119】次いで、キャパシタ誘電膜108の形成段 階及びキャパシタ上部電極110の形成段階を前記第3 実施形態と実質的に同様にさらに進行すれば、半導体メ モリ素子のキャパシタが完成される。特に、ライナーシ ード層Lを下部電極用導電膜109と同じ物質で形成す れば、キャパシタ誘電膜108を酸素雰囲気下で高温熱 処理する過程で下部電極用導電膜109とライナーシー ド層しとの間の界面で酸化物が形成されることを防止す る。従って、キャパシタの下部電極109'とキャパシ 夕誘電膜108との間の界面に物理的ストレスが誘発さ れてキャパシタの漏れ電流が増加することを防止する。 【0120】キャパシタの上部電極110は前記第2実 施形態のように電気メッキ工程を行って形成することも できる。

【0121】本発明の第4実施形態によれば、下部電極 パッドPを障壁膜を含むように多重膜で形成する。例え ば、下部電極パッドPを導電性ポリシリコン膜102と TiN膜104が順次に積層された2重膜として形成す る。これにより、前記第3実施形態のような障壁膜(図 14の94参照)を形成しなくてもよい。従って、本発 明に係る第4実施形態は前記第3実施形態に比べてキャ パシタ製造工程の工程段階数を減らせる。

【0122】<第5実施形態>図22及び図23を参照 3実施形態で下部電極用導電膜(図15の9.6参照)を、これで説明する本発明に係る第5実施形態では、前記第4 実施形態のように下部電極パッド Pを少なくとも 1層の 障壁膜を含むように多重膜で形成する。但し、第5実施 形態では下部電極パッドPの最上層を、ライナーシード 層しを構成する物質膜と同種の物質膜として形成する。 また、前記第5実施形態では前記ライナーシード層し) を形成する時、ライナーシード層しの底面が下部電極パ ッドPのリセスされた上部表面と接するように形成す る。

> 【0123】図22を参照すれば、まず半導体基板50 に形成されている不純物注入領域、例えばソース領域7 6上に多重膜よりなる下部電極パッドPを形成する。前 記下部電極パッドPは少なくとも1層の障壁膜を含み、 最上部層はライナーシード層しを構成する物質膜と同種 の物質膜で形成する。前記ライナーシード層しは前記第

4実施形態の場合と同様にホールH4内に形成される下 部電極用導電膜と実質的に同種の物質膜として形成する ことが望ましい。

【0124】前記下部電極パッドPは図22に示されたように導電性ポリシリコン112、障壁膜114及び白金族金属膜116が順次に積層された3重膜構造で形成される。

【0125】前記障壁膜114は本発明に係る第3実施 形態の障壁膜(図14の94参照)と実質的に同じ物質 膜として形成することができる。例えば、前記障壁膜1 14はTiN膜で形成し、前記白金族金属膜116はP t膜で形成することができる。

【0126】次いで、前記第3実施形態と実質的に同じ 工程段階を進行して下部電極パッドPの上部表面を露出 させるホールH4を形成する。前記ホールH4の形成に よって下部電極用シード層パターン88aの側壁が露出 される。

【0127】引き続き、前記下部電極用シード層パターン88aと電気的に連結するライナーシード層しの形成段階を進行する。具体的に、反応性イオン触刻方法を使用して下部電極パッドPの最上層の白金族金属膜116を触刻する。すると、白金族金属膜116を構成する物質が触刻されると同時にホールH4の内部に再蒸着されて前記下部電極用シード層パターン88aの側壁と電気的に連結するライナーシード層しが形成される。この際、白金族金属膜116を触刻するための反応性イオン触刻方法では低温アルゴン触刻方法を使用することが望ましく、低温反応性イオン触刻工程が進行される反応チャンバの温度は0~50℃であることが望ましい。

【0128】前記ライナーシード層しは下部電極パッド Pの最上部層の白金族金属膜116を反応性イオン蝕刻 して形成するためにライナーシード層しの底面は下部電 極パッドPのリセスされた上部表面と接することにな る。

【0129】図23を参照すれば、前記下部電極用シード層パターン88a及びライナーシード層Lを用いた電気メッキ工程を行ってホール内部を下部電極用導電膜118として埋め立てる。前記電気メッキ工程は前記第3実施形態で行われる電気メッキ工程と実質的に同一に行う。電気メッキ工程が行われると、ライナーシード層し上で金属物質が析出し始め、形成しようとするキャパシタの下部電極の寸法と実質的に同一な高さまで下部電極用導電膜118がホールH4内部に充填されることになる。この際、ソース電極として使用可能な物質膜及び前記メッキ液として使用可能な溶液及びメッキ条件は前記第3実施形態の場合と実質的に同一である。

【0130】前述したように電気メッキ工程を行ってホールH4の内部を下部電極用導電膜118で充填した後、メッキマスク層パターン90a及び下部電極用シード層パターン88aの除去段階、キャパシタ誘電膜12

0の形成段階及びキャパシタの上部電極122の形成段階を前記第3実施形態の場合と実質的に同一に進行すれば本発明に係る半導体メモリ素子のキャパシタが形成される。

【0131】前記キャパシタの上部電極122は前記第2実施形態のように電気メッキ工程を行って形成することもできる(図示せず)。

【0132】以上本発明を望ましい実施形態に基づいて 詳しく説明したが、本発明はこれに限定されず、本発明 の技術的思想の範囲内で当業者によって多様な変形が可 能である。

[0133]

【発明の効果】以上説明したように、本発明に係るキャパシタの製造方法を適用してキャパシタの下部電極を形成すれば、乾式蝕刻方法で下部電極を単位セル別に分離する時発生する従来の技術の問題点が解決される。

【0134】また、本発明によれば、下部電極パッドを露出させるホールを形成する時マスキングされたビットラインを用いた自己整合技術を適用できるために1回の写真工程だけでも前記ホールを形成する。さらに、本発明によれば、下部電極を電気メッキ方法で形成した後、下部電極用シード層パターンを簡単な方法によって完全に除去する。従って、キャパシタの電気的特性が、電気メッキ工程の実行以後に残留する下部電極用シード層によって劣化されることを防止できる。

【0135】また、本発明によれば、下部電極と下部電極用シード層を必ずしも同一な物質で形成する必要はなく、必要に応じて自由に選択可能である。

【図面の簡単な説明】

【図1】 従来の技術による電気メッキ方法を用いたキャパシタ下部電極の形成過程を示す工程断面図である。

【図2】 図1に続く、従来の技術による電気メッキ方法を用いたキャパシタ下部電極の形成過程を示す工程断面図である。

【図3】 図2に続く、従来の技術による電気メッキ方法を用いたキャパシタ下部電極の形成過程を示す工程断面図である。

【図4】 本発明に係る電気メッキ方法を用いた半導体 メモリ素子のキャパシタの製造方法が適用されるレイア ウト図である。

【図5】 本発明の第1実施形態を示す工程断面図である。

【図6】 図5に続く、本発明の第1実施形態を示す工程断面図である。

【図7】 図6に続く、本発明の第1実施形態を示す工程断面図である。

【図8】 図7に続く、本発明の第1実施形態を示す工程断面図である。

【図9】 図8に続く、本発明の第1実施形態を示す工 程断面図である。

【図10】 図9に続く、本発明の第1実施形態を示す 工程断面図である。

【図11】 本発明の第2実施形態を示す工程断面図で

【図12】 本発明の第3実施形態を示す工程断面図で ある。

【図13】 図12に続く、本発明の第3実施形態を示 す工程断面図である。

【図14】 図13に続く、本発明の第3実施形態を示 す工程断面図である。

【図15】 図14に続く、本発明の第3実施形態を示 す工程断面図である。

【図16】 図15に続く、本発明の第3実施形態を示 す工程断面図である。

【図17】 図16に続く、本発明の第3実施形態を示 す工程断面図である。

【図18】 本発明の第4実施形態を示す工程断面図で ある。

【図19】 図18に続く、本発明の第4実施形態を示

す工程断面図である。

【図20】 図19に続く、本発明の第4実施形態を示 す工程断面図である。

【図21】 図20に続く、本発明の第4実施形態を示 す工程断面図である。

【図22】 本発明の第5実施形態を示す工程断面図で

【図23】 図22に続く、本発明の第5実施形態を示 す工程断面図である。

【符号の説明】

72…上部電極用シード層

82…ビットライン

88 a…下部電極用シード層パターン

94…障壁膜


96…下部電極用導電膜


96'…キャパシタの下部電極

98…誘電膜


100…キャパシタの上部電極

【図1】







【図3】




【図2】












【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】



【図22】



【図23】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

| Defects in the images include but are not limited to the items checked: |
|---|
| ☐ BLACK BORDERS |
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES |
| FADED TEXT OR DRAWING |
| ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING |
| ☐ SKEWED/SLANTED IMAGES |
| ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS |
| ☐ GRAY SCALE DOCUMENTS |
| ☐ LINES OR MARKS ON ORIGINAL DOCUMENT |
| ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY |
| Потнер. |

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.